• TWEAK
• Hardware
• Processor

Lækkede AMD-dokumenter afslører nye Zen 3-detaljer

Påståede fortrolige dokumenter er lækket af Twitter-brugeren CyberPunkCat, der ser ud til at indeholde detaljer om ændringer til Zen 3, der følger med Ryzen 4000 desktop-serien, kodenavne "Vermeer."

Vi ved, at AMD tager indpakningen af Zen 3 i oktober, og detaljerne i dokumenterne gentager nogle af de ting, vi allerede kender, samtidig med at de bringer nye informationer til overfladen. Dokumentet ser ud til at være en processorprogrammeringsreference (PPR) til AMDs 19 timer, model 21 timer B0, hvilket ville være Zen 3. Tidligere Zen + og Zen 2-arkitekturer tilhører AMDs produktfamilie; 19h, Model 21h B0, som kunne være Zen 3. Tidligere Zen+ og Zen 2 arkitekturene tilhører AMD's Family 17h, med forskellige modeller og revisioner.

AMD gør normalt denne type dokumentation tilgængelig for udviklere efter lanceringen, så det er ikke ligefrem privilegeret information. Desuden har denne form for udviklerdokumenter tendens til let at blive samlet op af leaks.

De mest bemærkelsesværdige ændringer i Zen 3 ser ud til at ske i CCD / CCX-konfigurationen. Zen 3 vil fortsat gøre brug af et MCM (multi-chip-modul) eller chiplet-design, der bruger to CCD'er og en I / O-die. Der vil kun være 1x CCX pr. CCD, og denne CCX vil bestå af otte kerner, der er i stand til at køre i enten single-thread mode (1T) eller two-thread SMT mode (2T). Så det er 16 samlede tråde pr. CCX.

Dette kan antyde, at Zen 3 enheder vil toppe ud ved 16 kerner på samme måde som Ryzen 9 3950X. Selvom vi bliver nødt til at vente og se tiden an, da AMD meget vel kan have nogle tricks i ærmet.

Desuden arbejder AMD om sit cache-subsystem.

Der vil være i alt 32 MB L3-cache (i modsætning til 16 MB pr. CCX med Zen 2) delt på tværs af alle otte kerner i CCX. Mens Zen 2 tilbød 32 MB L3-cache pr. CCD, måtte den deles mellem to separate komplekser. Der er også 512 KB L2-cache pr. kerne inden for CCX, i alt 4 MB L2-cache pr. CCD.

Image credit: CyberPunkCat

Interessant er AMD også lader til at fokusere på at styrke Scalable Data Fabric (SDF), som er kommunikationsrygraden i Infinity Fabric, der er ansvarlig for transport af data og sammenhæng mellem kerner, hukommelsescontrollere og andre I / O-elementer. Dokumenterne bemærker, at SDF nu kan håndtere 512 GB pr. DRAM-kanal.

Det ser ud til, at der også kan være nogle mindre ændringer i Scalable Control Fabric (SCF), som er den anden halvdel af Infinity Fabric, der hovedsagelig håndterer signalering.

Andetsteds ser Zen 3 ud til at samle hukommelsesgrænsefladen op med to enhedshukommelsescontrollere (UMC), hvor hver understøtter en DRAM-kanal og hver kanal understøtter to DIMM-moduler. Der vil også være understøttelse af DDR4-3200, som oprindeligt blev understøttet med Zen 2. Det ser ud til, at Zen 3 for det meste bevarer de samme funktioner og tilslutningsmuligheder for Fusion Controller Hub (FCH), der var til stede i Zen 2.

Ud over nogle generationshastigheds-løft ser det ud til, at Zen 3 yderligere vil polere AMDs MCM-tilgang og fokusere på at forbedre sammenhæng og latenstid under overfladen. Vi forventer også en målbar IPC-forbedring i forhold til Zen 2-enheder.

Source & Image credit:

AMD